據(jù)韓媒 The Elec 和《首爾經(jīng)濟新聞》報道，SK 海力士在 5 月 2 日舉行的“AI 時代，SK 海力士藍圖和戰(zhàn)略”記者招待會上表示，其 HBM4 內(nèi)存的量產(chǎn)時間已提前到 2025 年。

具體來說，SK 海力士計劃在 2025 年下半年推出采用 12 層 DRAM 堆疊的首批 HBM4 產(chǎn)品，而 16 層堆疊 HBM 稍晚于 2026 年推出。

SK 海力士上月同臺積電達成 HBM 基礎裸片（Base Die）合作諒解備忘錄，當時定于 2026 年推出 HBM4 內(nèi)存。HBM4 量產(chǎn)的加速無疑顯示了 AI 領域巨頭對高性能內(nèi)存的強勁需求，日益強大的 AI 處理器需要更高內(nèi)存帶寬的輔助。

The Elec 預計，SK 海力士將在 HBM4 內(nèi)存中采用 1cnm 制程的新一代 DRAM 內(nèi)存芯片，目前的 HBM3E 產(chǎn)品基于 1bnm；而在基礎裸片部分，未來產(chǎn)品有望使用臺積電 7nm 系工藝。

SK 海力士在記者會上還表示目前基于 MR-MUF 鍵合的 12 層堆疊 HBM3E 內(nèi)存將于本月出樣三季度量產(chǎn)，未來 16 層堆疊產(chǎn)品也將采用 MR-RUF。


存儲廠商大戰(zhàn)HBM技術

至于三星、美光等競爭對手采用TC-NCF 技術（thermal compression with non-conductive film，非導電薄膜熱壓縮），需要透過高溫、高壓將材料轉(zhuǎn)為固體再進行融化，后續(xù)再進行清洗，總工序超過2-3 個步驟，MR-MUF 一次即可完成，不需再做清潔。與NCF相比，MR-MUF 導熱率高出約兩倍，對制程速度和良率都有很大影響。

由于堆疊層數(shù)越來越多，HBM 封裝厚度受限于775 微米（μm），因此記憶體廠必須思考如何在一定高度內(nèi)堆疊更多層數(shù)，對目前封裝技術也是大挑戰(zhàn)，而混合鍵合（Hybrid bonding）很可能成為解方之一。

混合鍵合視為HBM 產(chǎn)業(yè)的「夢幻制程」，目前技術使用微凸塊（micro bumps）材料連接DRAM 模組，但混合鍵合技術可移除微凸塊，大幅降低芯片厚度。

SK 海力士透露，未來芯片堆疊上將拿掉bump，采用特殊材料填充并連接芯片，這種材料類似液體或膠水狀態(tài)，兼具散熱、保護芯片的功能，可使整個芯片堆疊起來更薄。

SK 海力士透露，計畫2026 年量產(chǎn)16 層HBM4 記憶體，HBM4 將采混合鍵合（Hybrid bonding）堆疊更多DRAM。SK 海力士HBM 先進技術團隊負責人Kim Gwi-wook 指出，HBM4 正研究混合鍵合以及MR-MUF，但目前良率并不高。如果客戶要求的產(chǎn)品層數(shù)超過20 層，由于厚度限制，可能不得不尋求新的制程。但這次在COMPUTEX 詢問SK 海力士，他們認為透過Hybrid bonding 技術有機會堆疊超過20 層以上（即不超過775 微米）。

據(jù)韓媒報導，HBM4E 將是16-20 層產(chǎn)品，推論有望2028 年登場，SK 海力士首度將在HBM4E 中應用10 納米第六代（1c）DRAM，記憶體容量有望大幅提升。


高帶寬內(nèi)存HBM4的革命性突破

在人工智能和高性能計算領域的驅(qū)動下，對內(nèi)存帶寬的需求與日俱增。作為下一代高帶寬內(nèi)存技術，HBM4正在引領存儲革命，開啟性能的新境界。

主旨一: HBM4采用2048位寬內(nèi)存接口，理論帶寬可超1.5TB/s，接口位寬翻倍，傳輸速度再次大幅提升。這不僅有助于減少顯卡所需內(nèi)存堆棧數(shù)量，優(yōu)化設計，更為未來帶來無限可能。

三星電子、SK海力士和美光等龍頭企業(yè)正在為HBM4做最后的沖刺準備。三星計劃在2025年推出HBM4產(chǎn)品，并將HBM產(chǎn)能大幅增加，到2026年將比2023年增長13.8倍。三星正在開發(fā)代號為＂雪亮＂的第六代HBM芯片，計劃將緩存芯片整合在內(nèi)存堆疊的底層，實現(xiàn)芯片級整合。

SK海力士則與臺積電簽署合作備忘錄，計劃在2026年量產(chǎn)HBM4產(chǎn)品。雙方將優(yōu)化SK海力士HBM與臺積電CoWoS先進封裝技術的整合，共同應對客戶需求。SK海力士預計到2030年，其HBM年出貨量將達到1億顆，并將在美國印第安納州建廠生產(chǎn)HBM。

美光公司表示，其HBM4將提供36GB和64GB兩種容量，帶寬為1.5-2TB/秒，但暫不考慮芯片級整合方案。美光正在加大HBM3E產(chǎn)能，并著手開發(fā)HBM4。

主旨二: HBM4有望與邏輯芯片整合，實現(xiàn)3D堆疊，可進一步縮小尺寸，提高性能和容量。但散熱成為重大挑戰(zhàn)需解決。

SK海力士計劃將HBM4與GPU芯片整合，消除傳統(tǒng)HBM設置中的緩沖層，直接將HBM4堆疊在邏輯芯片上。這種創(chuàng)新方案雖然可簡化芯片設計、降低成本，但功耗和散熱問題亟待解決。

專家表示，如果在未來2-3代內(nèi)解決了發(fā)熱問題，HBM和GPU就能像一個整體一樣運作，不再需要緩沖層。這也意味著內(nèi)存和邏輯芯片將共享相同的工藝技術，在同一制造廠生產(chǎn)，以確保最佳性能，但內(nèi)存成本將大幅上升。

業(yè)內(nèi)人士預測，在未來10年內(nèi)，＂半導體游戲規(guī)則＂可能會改變，內(nèi)存和邏輯芯片之間的區(qū)別將變得無關緊要。內(nèi)存和邏輯芯片的融合趨勢不可避免。

主旨三: 標準制定組織JEDEC放寬了HBM4高度限制，允許775微米高度，為混合鍵合技術留出時間，有利于內(nèi)存廠商推進HBM4創(chuàng)新和應用。

JEDEC決定將HBM4的12層和16層堆疊包裝厚度放寬至775微米，這對主要內(nèi)存制造商的未來封裝投資趨勢將產(chǎn)生重大影響。此前，制造商一直在為HBM4的720微米厚度限制做準備，計劃采用新的混合鍵合技術。

如果包裝厚度放寬至775微米，16層DRAM堆疊的HBM4就可以使用現(xiàn)有的鍵合技術實現(xiàn)。這一調(diào)整可能會推遲混合鍵合技術的推出時間，或許要等到第七代HBM問世時才會采用。內(nèi)存廠商的工程師們將專注于現(xiàn)有鍵合技術的升級。

主旨四: 三家廠商在HBM4技術路線上存在分歧，但都在為獲得更大的市場份額而激烈競爭。

三星和SK海力士計劃采用芯片級整合，而美光暫不考慮這種方案。三家公司在客戶定制化需求、內(nèi)存與邏輯芯片的整合方式等問題上存在分歧。

他們都意識到HBM4對于AI和高性能計算的重要性。HBM4將為這些領域帶來極高的內(nèi)存帶寬，是未來發(fā)展的關鍵技術。三家廠商正在為獲得更大的市場份額而激烈競爭，他們都希望在這場技術革命中占據(jù)領先地位。

作為存儲革命的先鋒，HBM4憑借革命性的技術突破，將推動AI和高性能計算向前邁進，開啟性能新境界。雖然在具體路線上存在分歧，但內(nèi)存廠商們都意識到抓住這一機遇的重要性。


存儲芯片產(chǎn)業(yè)鏈回暖

算力驅(qū)動AI服務器出貨量迅猛增長，疊加GPU搭載HBM數(shù)量提升和HBM容量與價值增長，全球HBM市場規(guī)模有望從2023年的15億美元增至2030年的576億美元，對應2023-2030的年復合增長率達68.3%。

將存儲芯片行業(yè)從去庫存與虧損的“水深火熱”中解救出來，HBM成為主要的業(yè)績增長驅(qū)動力。三大原廠積極擴產(chǎn)，龍頭廠商海力士透露明年擴產(chǎn)2倍，公司采用最先進10nm技術擴大2024年產(chǎn)量，其中大部分增量由HBM3e填充，預計2030年HBM出貨量有望達到每年1億顆。三星緊隨其后，計劃到2024年第四季度將HBM月產(chǎn)能提高到15萬至17萬個，對HBM CAPEX增加了2.5倍以上，明年有望保持這一水平。隨著新技術HBM3e、HBM4等陸續(xù)推出，行業(yè)量價齊升。

HBM將拉動上游設備及材料用量需求提升。1）設備端，TSV和晶圓級封裝需求增長。前道環(huán)節(jié)，HBM需要通過TSV來進行垂直方向連接；中段環(huán)節(jié)，HBM帶來了更多的晶圓級封裝設備需求；后道環(huán)節(jié)，HBM的多芯片堆疊帶來diebond設備和測試設備需求增長。2）材料端，多層堆疊對于制造材料尤其是前驅(qū)體的用量成倍提升，HBM芯片間隙采用GMC或LMC填充，帶動主要原材料low-α球硅和low-α球鋁需求增長，同時電鍍液、電子粘合劑、封裝基板、壓敏膠帶等材料需求也將增加。