CMOS(Complementary Metal Oxide Semiconductor， 互補(bǔ)金屬氧化物半導(dǎo)體）工藝技術(shù)是當(dāng)今集成電路制造的主流技術(shù)，99% 的 IC 芯片，包括大多數(shù)數(shù)字、模擬和混合信號IC，都是使用 CMOS 技術(shù)制造的。


什么是P型半導(dǎo)體與N型半導(dǎo)體？

P型半導(dǎo)體是將三價元素（如硼或鎵）摻雜到硅中產(chǎn)生的。三價原子的外層有3個電子，與相鄰的硅原子共享時，會形成一個空穴，當(dāng)其他電子填補(bǔ)這個空穴時，空穴就會移動到新的位置，并形成電流。

N型半導(dǎo)體是將五價元素（如磷、砷）摻雜到硅中產(chǎn)生的。五價原子的外層有5個電子，其中4個與相鄰的硅原子共享，形成共價鍵，而第5個電子由于與核的結(jié)合力較弱，容易變?yōu)樽杂呻娮?，自由電子移動則形成電流。

CMOS的發(fā)展歷程？

先由PMOS發(fā)展到NMOS，又發(fā)展為CMOS，目前CMOS技術(shù)漸漸不能勝任需求，又發(fā)展出BiCOMS、BCD 和HV-CMOS 等多個變種工藝技術(shù)。

在PMOS晶體管中，源極（Source）和漏極（Drain）是由p型半導(dǎo)體制成，襯底（Substrate）是n型半導(dǎo)體。當(dāng)在柵極（Gate）和源極之間施加負(fù)電壓時，空穴被吸引到柵極下方形成導(dǎo)電通道，使電流能夠通過。

NMOS（N型金屬氧化物半導(dǎo)體）NMOS 晶體管采用相反的方法。源極和漏極采用n型半導(dǎo)體，襯底采用p型半導(dǎo)體。當(dāng)柵極相對于源極呈正電壓時，會在N型硅基底和氧化層之間形成負(fù)電荷載流子導(dǎo)電的“溝道”，實現(xiàn)電流的導(dǎo)通。

CMOS技術(shù)是將NMOS和PMOS晶體管集成在同一個IC上的技術(shù)。在CMOS電路中，NMOS和PMOS晶體管是互相補(bǔ)充的關(guān)系，即當(dāng)一個導(dǎo)通時，另一個關(guān)閉。


平面CMOS到三維CMOS

當(dāng)集成電路芯片制造產(chǎn)業(yè)的特征尺寸縮小到22nm時，使用傳統(tǒng)的CMOS平面微納加工工藝技術(shù)，已經(jīng)不能完全解決由于其溝道尺寸的縮小而帶來的器件性能劣化的問題。

在平面器件中，隨著特征尺寸的進(jìn)一步減小，對于極薄的柵極氧化層，雖然可以通過柵極電壓對溝道進(jìn)行控制，但這將導(dǎo)致漏電流的增加，最終導(dǎo)致載流子遷移率（μ）降低，體平面技術(shù)無法使CMOS晶體管的性能做出顯著的改進(jìn)。

1999年，胡正明教授及其團(tuán)隊提出了Fin-FET （鰭式場效應(yīng)晶體管），基于Fin-FET結(jié)構(gòu)的CMOS晶體管，2011年Intel公司在其22nm工藝技術(shù)節(jié)點上首次推出其商品化的Fin-FET產(chǎn)品Ivy-Bridge。這一晶體管結(jié)構(gòu)的使用大大增加了晶體管的柵控能力，也使得基于此晶體管制備的芯片功耗顯著降低。

也正是Fin-FET的引入，tsmc(臺灣積體電路制造股份有限公司，簡稱臺積電)崛起，在14nm之后的Fin-FET技術(shù)節(jié)點發(fā)展下（14nm、7nm、5nm），Intel的霸主地位被撼動，tsmc自此成為晶圓代工技術(shù)的引領(lǐng)者。


那么CMOS的制作工藝流程有哪些呢？

具體如下：

1、初始清洗

將晶圓放入清洗槽中 ，利用化學(xué)或物理方法將在晶圓表面的塵?；螂s質(zhì)去除，防止這些雜質(zhì)塵粒對后續(xù)制造工藝造成影響。


2、前置氧化

利用熱氧化法生長一層二氧化硅（Si02）薄膜，目的是為了降低后續(xù)生長氮化硅（Si3N4）薄膜工藝中的應(yīng)力。氮化硅具有很強(qiáng)的應(yīng)力，會影響晶圓表面的結(jié)構(gòu)，因此要在這一層Si3N4 及硅晶圓之間生長一層Si02 薄膜，以此來減緩氧化硅與硅晶圓間的應(yīng)力。

3、淀積Si3N4

利用低壓化學(xué)氣相沉積（LPCVD）技術(shù)，沉積一層 Si3N4，用來作為離子注入的掩模板，同時在后續(xù)工藝中定義 p 阱的區(qū)域。


4、p阱的形成

將光刻膠涂在晶圓上后，利用光刻技術(shù)，將所要形成的 p型阱區(qū)的圖形定義出來，即將所要定義的p型阱區(qū)的光刻膠去除。


5、去除Si3N4

利用干法刻蝕的方法將晶圓表面的Si3N4去除。


6、p阱離子注入

利用離子注入技術(shù)，將棚打入晶圓中，形成P阱，接著利用無機(jī)榕液（硫酸）或干式臭氧燒除法將光刻膠去除。


7、p阱退火及氧化層的形成

將晶圓放入爐管中進(jìn)行高溫處理，以達(dá)到硅晶圓退火的目的，并順便形成 層n阱的離子注入掩模層，以阻止后續(xù)步驟中（n阱離子注入）n型摻雜離子被打入p阱內(nèi)。


8、去除 Si3N4

利用熱磷酸濕式蝕刻方法將晶圓表面的Si3N4去除掉。


9、n阱離子注入

利用離子注入技術(shù)，將磷打入晶圓中，形成n阱。而在p阱的表面上，由于有一層Si02膜保護(hù)，所以磷元素不會打入p阱中。


10、n阱退火

離子注入后，會嚴(yán)重破壞硅晶圓晶格的完整性。所以摻雜離子注入后的晶圓必須經(jīng)過適當(dāng)?shù)奶幚硪曰貜?fù)原始的晶格排列。退火就是利用熱能來消除晶圓中晶格缺陷和內(nèi)應(yīng)力，以恢復(fù)晶格的完整性，同時使注入的摻雜原子擴(kuò)散到硅原子的替代位置，使摻雜元素產(chǎn)生電特性。


11、去除Si02

利用濕法刻蝕方法去除晶圓表面的Si02。


12、前置氧化

利用熱氧化法在晶圓上形成一層薄的氧化層，以減輕后續(xù)Si3N4沉積工藝所產(chǎn)生的應(yīng)力。


13、Si3N4的淀積

利用LPCVD技術(shù)淀積Si3N4薄膜，用于定義出元器件隔離區(qū)域，便不被Si3N4遮蓋的區(qū)域可被氧化而形成組件隔離區(qū)。


14、元器件隔離區(qū)的掩模形成

利用光刻技術(shù)，在晶圓上涂覆光刻膠，進(jìn)行光刻膠曝光與顯影，接著將氧化絕緣區(qū)域的光刻膠去除，以定義出元器件隔離區(qū)。


15、Si3N4的刻蝕

以活性離子刻蝕法去除氧化區(qū)域上的Si3N4，再將所有光刻膠去除。


16、元器件隔離區(qū)的氧化

利用氧化技術(shù)，長成一層Si02 膜，形成元器件的隔離區(qū)。


17、去除 Si3N4

利用熱磷酸濕式蝕刻的方法將其去除。


18、利用氫氟酸（HF）去除電極區(qū)域的氧化層

除去 Si3N4后，將晶圓放入HF化學(xué)槽中，去除電極區(qū)域的氧化層，以便能在電極區(qū)域重新成長品質(zhì)更好的Si02薄膜作為電極氧化層。


19、電極氧化層的形成

此步驟為制作CMOS的關(guān)鍵工藝，即利用熱氧化法在晶圓上形成高品質(zhì)的Si02作為電極氧化層。


20、電極多晶硅的淀積

利用LPCVD技術(shù)在晶困表面沉積多晶硅，以作為連接導(dǎo)線的電極。


21、電極掩模的形成

在晶圓上涂覆光刻膠，再利用光刻技術(shù)將電極區(qū)域定義出來。


22、活性離子刻蝕

利用活性離子刻蝕技術(shù)刻蝕出多晶硅電極結(jié)構(gòu)，再將表面的光刻膠去除。


23、熱氧化

利用氧化技術(shù)，在晶圓表面形成一層氧化層。


24、NMOS源極和漏極形成

涂覆光刻膠后，利用光刻技術(shù)形成NMOS的源極與漏極區(qū)域的屏蔽，再利用離子注入技術(shù)將硼元素注入源極與漏極區(qū)域，而后將晶圓表面的光刻膠去除。


25、PMOS源極和漏極形成

利用光刻技術(shù)形成PMOS源極及漏極區(qū)域的屏蔽后，再利用離子注入技術(shù)將硼元素注入源極及漏極區(qū)域，而后將晶圓表面的光刻膠去除。

26、未摻雜的氧化層化學(xué)氣相淀積

利用等離子體增強(qiáng)化學(xué)氣相沉積（PECVD）技術(shù)沉積一層無摻雜的氧化層，保護(hù)元器件表面 ，使其免于受后續(xù)工藝的影響。


27、CMOS源極和漏極的活化與擴(kuò)散

利用退火技術(shù)，對經(jīng)離子注入過的漏極和源極進(jìn)行電性活化及擴(kuò)散處理。


28、淀積含硼磷的氧化層

加入硼磷雜質(zhì)Si02有較低的熔點，當(dāng)硼磷氧化層被加熱到800℃時會有軟化流動的特性，可以利用這個特性進(jìn)行晶圓表面初級平坦化，以利于后續(xù)光刻工藝條件的控制。


29、接觸孔的形成

涂覆光刻膠，利用光刻技術(shù)形成第一層接觸金屬孔的屏蔽；再利用活性離子刻蝕技術(shù)刻蝕出接觸孔。


30、濺鍍Metal1

利用濺鍍技術(shù)在晶圓上濺鍍一層鈦/氮化鈦/鋁/氨化鈦的多層金屬膜。


31、定義出第一層金屬的圖形

利用光刻技術(shù)，定義山第一層金屬的屏蔽，然后利用活性離子刻蝕技術(shù)將鋁金屬刻蝕出金屬導(dǎo)線的結(jié)構(gòu)。


32、淀積Si02

利用PECVD技術(shù)，在晶圓上沉積一層Si02介電質(zhì)作為保護(hù)層。


33、涂上Si02

將流態(tài)的Si02(Spin on Glass, SOG）旋涂在晶圓表面上，使晶圓表面平坦化，以利于后續(xù)光刻工藝條件的控制。


34、將SOG烘干

由于SOG是將Si02溶于溶劑中，因此必須要將溶劑加熱去除。


35、淀積介電層

淀積一層介電層在晶圓上。


36、Metal2接觸通孔的形成

利用光刻技術(shù)及活性離子刻蝕技術(shù)制作通孔（Via ），以作為兩個金屬層之間連接的通道 ，之后去掉光刻膠。


37、Metal2的形成

沉積第二層金屬膜在晶圓上，利用光刻技術(shù)制作出第二層金屬的屏蔽，然后蝕刻出第二層金屬連接結(jié)構(gòu)。


38、淀積保護(hù)氧化層

利用PECVD技術(shù)沉積出保護(hù)氧化層。


39、Si3N4的淀積

利用PECVD技術(shù)沉積出Si3N4膜，形成保護(hù)層。


40、金屬焊盤的形成

利用光刻技術(shù)在晶圓表層制作金屬焊盤（pad）的屏蔽圖形。利用活性離子蝕刻技術(shù)蝕刻出焊盤區(qū)域，以作為后續(xù)集成電路封裝工藝的連接焊線的接觸區(qū)。


41、將元器件予以退火處理

目的是讓元器件有最優(yōu)化的金屬電性接觸與可靠性，至此就完成一個 CMOS 晶體管的 藝制作。