關(guān)于Chiplets（俗稱小芯片，也就是將不同制程工藝的裸片die封裝在一起，組成一個系統(tǒng)級大芯片）的發(fā)展前景，最近，有機構(gòu)給出了一份非常樂觀的預(yù)測報告。

據(jù)Market.us統(tǒng)計和預(yù)測，2023年，Chiplets市場規(guī)模為31億美元，2024年將達(dá)到44億美元，到2033年，將增長到1070億美元，2024——2033年的復(fù)合年增長率（CAGR）將達(dá)到42.5%。

2023年，高性能CPU占據(jù)Chiplets市場的主導(dǎo)地位，份額達(dá)到41%。在高性能計算（HPC）應(yīng)用領(lǐng)域，模塊化的CPU設(shè)計提供了更高效的處理能力，CPU Chiplets與其它類型Chiplets（如GPU和內(nèi)存）集成的靈活性也推動著它們的普及。

GPU Chiplets也越來越受歡迎，尤其是在高端游戲、人工智能和機器學(xué)習(xí)應(yīng)用中；內(nèi)存Chiplets也至關(guān)重要，特別是在需要大型快速內(nèi)存池的應(yīng)用中，例如大數(shù)據(jù)分析和云計算。

2023年，由于智能手機、筆記本電腦和可穿戴設(shè)備的進(jìn)步，消費類電子產(chǎn)品以超過26%的份額主導(dǎo)著Chiplets應(yīng)用市場；IT和電信服務(wù)應(yīng)用占比在24%左右，這主要得益于數(shù)據(jù)中心的高性能計算需求增長。

2023年，亞太地區(qū)成為Chiplets的主導(dǎo)力量，占據(jù)了31%的市場份額，這主要得益于該地區(qū)先進(jìn)的半導(dǎo)體制造能力和快速的技術(shù)進(jìn)步。


Chiplet加速芯片原型設(shè)計

Chiplet是將滿足特定功能的die（裸片），通過die-to-die內(nèi)部互聯(lián)技術(shù)實現(xiàn)多個模塊芯片與底層基礎(chǔ)芯片封裝在一起，形成一個系統(tǒng)芯片。這種設(shè)計可以加快原型制作，實現(xiàn)快速上市。

在當(dāng)前的芯片設(shè)計里，包含了CPU、GPU、DSP、ISP、NPU、Modem和接口IP等眾多不同功能的單元，在高度集成化的芯片里，先進(jìn)制程會對所有的單元進(jìn)行性能提升。不過，設(shè)計人員很快就發(fā)現(xiàn)，并不是所有的功能單元都需要那么高的制程，比如接口IP和模擬電路等對工藝制程的要求都沒有那么高。

于是乎，Chiplet技術(shù)對芯片設(shè)計進(jìn)行了分解，從設(shè)計時就先按照不同的計算單元或功能單元對其進(jìn)行分解，然后每個單元選擇最適合的半導(dǎo)體制程工藝進(jìn)行分別制造，再通過先進(jìn)封裝技術(shù)將各個單元彼此互聯(lián)，最終集成封裝為一個系統(tǒng)級芯片組。

毫無疑問，Chiplet是非常適合用于制造復(fù)雜度高的大芯片的，可以被看作是半導(dǎo)體IP經(jīng)過設(shè)計和制程優(yōu)化后的硬件化產(chǎn)品，其業(yè)務(wù)形成也從半導(dǎo)體IP的軟件形式轉(zhuǎn)向到Chiplet的硬件形式。Chiplet的實現(xiàn)開啟了IP的新型復(fù)用模式，即硅片級別的IP復(fù)用。

不僅如此，Chiplet能夠顯著幫助提升設(shè)計良率。芯片工藝制造的良率主要受到Bose-Einstein模型的影響，其中芯片面積、缺陷密度和掩膜版層數(shù)越大，芯片制造的良率就越低，Chiplet則能夠大幅降低這幾項指數(shù)，以提升良率。單個芯片的面積一般不超過800mm*800mm，如果裸芯的面積是400mm*400mm，良率才35.7%，縮小到200mm*200mm，良率會迅速提升到75%。面積縮小只是一個表象，實際上在面積縮小的同時，缺陷密度也會隨之降低，撞上缺陷的概率就會降低，且芯片面積縮小往往設(shè)計復(fù)雜度也會減小，掩膜版層數(shù)也就不需要那么多了。

另外，Chiplet能夠有效降低芯片的功耗，這也是PPA中一項重要的指數(shù)。比如AMD的Radeon RX 7900 XTX，通過采用Chiplet技術(shù)，每瓦性能較上一代改善了54%。

需進(jìn)一步形成產(chǎn)業(yè)鏈分工

Chiplet，又稱芯粒，為半導(dǎo)體工藝發(fā)展方向之一。業(yè)內(nèi)人士認(rèn)為，該方案通過將多個裸芯片進(jìn)行先進(jìn)封裝可實現(xiàn)對先進(jìn)制程迭代的彎道超車。

據(jù)了解，大模型時代對AI芯片的算力需求快速增加。與傳統(tǒng)的SoC芯片方案相比，Chiplet模式具有設(shè)計靈活性、成本低、上市周期短的優(yōu)勢，在一定程度上可以平衡大芯片的算力需求與成本，因而成為眾多企業(yè)布局和資本青睞的新方向。

Chiplet的產(chǎn)業(yè)規(guī)模也在不斷擴大。根據(jù)Omdia預(yù)測，2024年Chiplet的全球市場規(guī)模為58億美元，未來市場規(guī)模將高速增長，Chiplet有望成為中國突破高端芯片限制、重塑半導(dǎo)體產(chǎn)業(yè)格局的路徑之一。

近年里，華為、蘋果、英特爾等巨頭均已自研Chiplet技術(shù)并推出相關(guān)產(chǎn)品。國內(nèi)供應(yīng)鏈也有序發(fā)展，今年3月份，中國Chiplet產(chǎn)業(yè)聯(lián)盟聯(lián)合國內(nèi)系統(tǒng)、IP、封裝廠商一起，共同發(fā)布了《芯粒互聯(lián)接口標(biāo)準(zhǔn)》 ACC1.0，該標(biāo)準(zhǔn)為高速串口標(biāo)準(zhǔn)，著重基于國內(nèi)封裝及基板供應(yīng)鏈進(jìn)行優(yōu)化，以成本可控及商業(yè)合理性為核心導(dǎo)向。據(jù)了解，目前行業(yè)正逐步構(gòu)建一個開放的Chiplet生態(tài)系統(tǒng)。

“Chiplet技術(shù)在數(shù)據(jù)中心、高性能計算、AI和5G等領(lǐng)域有著廣泛的應(yīng)用前景。目前，相關(guān)技術(shù)已經(jīng)越來越成熟，主要表現(xiàn)在Chiplet模塊間的互連技術(shù)和制程協(xié)調(diào)管理相關(guān)技術(shù)在不斷發(fā)展和進(jìn)步；UCIe標(biāo)準(zhǔn)推動Chiplet技術(shù)的廣泛應(yīng)用；許多公司正在Chiplet上投入大量的研發(fā)資源；業(yè)內(nèi)對Chiplet技術(shù)是半導(dǎo)體行業(yè)的一個重要趨勢已形成共識?！扁x山資管董事總經(jīng)理王浩宇對《證券日報》記者表示。

在應(yīng)用方面，Chiplet技術(shù)也在逐步從理論階段走向?qū)嵺`階段。不過，王浩宇認(rèn)為，推動Chiplet技術(shù)真正廣泛應(yīng)用和切實落地，還需行業(yè)在幾個方面進(jìn)一步突破。“在互連技術(shù)上仍需突破，同時如何有效地協(xié)調(diào)和管理不同的制程，也是一個挑戰(zhàn)；有一套標(biāo)準(zhǔn)的Chiplet接口和協(xié)議，是推動Chiplet技術(shù)落地的關(guān)鍵；形成有效的供應(yīng)鏈和生態(tài)系統(tǒng)對于Chiplet技術(shù)的落地至關(guān)重要；Chiplet技術(shù)需持續(xù)降低成本、提高效率，如此廠商才會愿意大規(guī)模地研發(fā)和使用這種技術(shù)?！?/span>

在北京社科院研究員王鵬看來，以Chiplet為代表的技術(shù)發(fā)展將在打通行業(yè)堵點、堅實算力底座方面起到重要作用，目前Chiplet生態(tài)的發(fā)展還有很長的路，架構(gòu)設(shè)計和先進(jìn)封裝需要齊頭并進(jìn)，產(chǎn)業(yè)鏈企業(yè)應(yīng)形成分工，以生態(tài)協(xié)作方式共同加速Chiplet的落地。

存在的挑戰(zhàn)也不少

要想發(fā)展到1070億美元的市場規(guī)模，并不會一帆風(fēng)順，這一過程中，Chiplets會遇到諸多挑戰(zhàn)。其中，標(biāo)準(zhǔn)化和互操作性是最大挑戰(zhàn)，Chiplets市場的增長在一定程度上受到不同制造商組件之間標(biāo)準(zhǔn)化和互操作性需求的影響，因此，建立全行業(yè)標(biāo)準(zhǔn)對于Chiplets的廣泛采用至關(guān)重要。

目前，各大芯片廠商在Chiplets接口的互聯(lián)協(xié)議上各自為戰(zhàn)，每家公司選擇不同的技術(shù)線路和標(biāo)準(zhǔn)，往往是基于公司過往的技術(shù)積累，并不能通用，碎片化、定制化的接口標(biāo)準(zhǔn)對于Chiplets行業(yè)發(fā)展極為不利。為了解決這一難題，2022年3月，英特爾、AMD、臺積電、微軟、Arm等十大行業(yè)巨頭宣布成立UCIe聯(lián)盟。

今后，很可能會出現(xiàn)一種新的商業(yè)模式，即通過集成標(biāo)準(zhǔn)Chiplets來構(gòu)建專用芯片，這也是一些國際大廠打造Chiplets標(biāo)準(zhǔn)的原因。通過標(biāo)準(zhǔn)的設(shè)立，可以把自家生產(chǎn)的芯片變成Chiplets企業(yè)使用的標(biāo)準(zhǔn)產(chǎn)品，集成到各種應(yīng)用設(shè)備中。

除了標(biāo)準(zhǔn)和互操作性，Chiplets還面臨著芯片設(shè)計和驗證工具更新，以及先進(jìn)封裝技術(shù)升級的挑戰(zhàn)。

從設(shè)計的角度來看，Chiplets系統(tǒng)在復(fù)雜度提升的同時，成品率反而在下降，而且，Chiplets的性能最終取決于性能最高的那個。這對設(shè)計和驗證提出了新的要求，由于Chiplets間的堆疊和互聯(lián)，設(shè)計時不僅要考慮不同的制程工藝、不同架構(gòu)的集成，還要加入高速互聯(lián)總線和各類接口，相比于傳統(tǒng)大芯片設(shè)計，Chiplets方案對EDA軟件的要求明顯不同，目前，全球三大EDA軟件廠商已經(jīng)在布局對應(yīng)的平臺，相關(guān)的技術(shù)融合和行業(yè)并購正在或即將進(jìn)行。

傳統(tǒng)封裝一般通過線路焊接的方式進(jìn)行，為保證Chiplets之間更快的互聯(lián)速度，會采用2.5D/3D等無需線路焊接的先進(jìn)封裝方式；從2D、2.5D到3D，可以理解為平面上建高樓，樓建的越高，住的人也越多，能裝下的晶體管也更多。封裝技術(shù)的發(fā)展也要跟上市場需求，否則，Chiplets的價值會大打折扣。