摩爾定律由英特爾聯(lián)合創(chuàng)辦人兼執(zhí)行長高登. 摩爾（Gordon Moore）于1970年首次提出，稱隨著新制程密度不斷提高，芯片的晶體管數(shù)量將每兩年翻一倍，但由于半導體產(chǎn)業(yè)的發(fā)展速度在一定程度上落后摩爾定律趨勢，因此包括英偉達執(zhí)行長黃仁勛在內(nèi)的許多人都說摩爾定律已死。

Pat Gelsinger自從 2021 年接任英特爾執(zhí)行長后，一直強調(diào)摩爾定律仍然有效，甚至認為英特爾至少在 2031 年前都可超越摩爾定律速度，并推廣「超級摩爾定律」（Super Moore's Law），即利用 2.5D 和 3D 芯片封裝技術(shù)（如Foveros）提高晶體管數(shù)量的策略，英特爾常稱此為摩爾定律2.0。

Gelsinger 近日在麻省理工學院（MIT）演講中，被問及摩爾定律的潛在終結(jié)，他表示：“我們已經(jīng)宣布摩爾定律死亡已經(jīng)約 30、40 年。我們不再處于摩爾定律的黃金時代，現(xiàn)在要難得多，所以可能更接近每三年翻一倍，也看到速度放緩?！?/span>

Gelsinger表示，盡管摩爾定律明顯放緩，但英特爾到2030年仍能制造出1萬億個晶體管的芯片，而目前單個封裝上最大的芯片約有1,000億個晶體管。也因此，新型RibbonFET晶體管、PowerVIA電源傳輸、下一代工藝和3D芯片堆棧，將使這四件事成為可能。

不過Gelsinger也承認，摩爾定律面臨經(jīng)濟性挑戰(zhàn)，7、8年前，一座現(xiàn)代化的晶圓廠約需要100億美元，現(xiàn)在成本成長至200億美元，經(jīng)濟方面已經(jīng)出現(xiàn)不同變化。


摩爾定律激發(fā)芯片的不斷進化？

1975年以后，芯片繼續(xù)按照摩爾設(shè)定的節(jié)奏前進，然而每過一段時間就會遇到新的障礙，從而陷入止步不前的局面。

在20世紀70年代中期以前，業(yè)界一直廣泛地使用貝爾實驗室在20世紀50年代發(fā)明的擴散法來制造晶體管。但是隨著MOS場效晶體管的柵極越來越短，用擴散法制造源極和漏極時越來越難以對準。當晶體管尺寸繼續(xù)減小，簡便易行的擴散法也難以為繼。這時離子注入法出手了，它大幅地提高了加工對準的精度，并替代了擴散法。

20世紀70年代，當濕法刻蝕達到極限后，等離子干法刻蝕接過了接力棒。手工設(shè)計大規(guī)模集成電路變得繁雜且不可行后，電子設(shè)計自動化（簡稱EDA）工具不失時機地登上了舞臺。

到了20世紀80年代，處理器芯片中的晶體管數(shù)量已經(jīng)達到幾十萬個，當時芯片中普遍使用NMOS場效晶體管，功耗增大，芯片發(fā)熱嚴重。沉寂了20年的低功耗CMOS場效晶體管終于派上了用場，逐漸成為半導體器件的主流，一直到今天。

當1997年晶體管特征尺寸減小到250納米時，傳統(tǒng)的i線（365納米）紫外光已達到了極限，人們發(fā)明了248納米的深紫外光（簡稱DUV）。

同一年，鋁互連線發(fā)熱過大，信號延遲太久，難以為繼，業(yè)界終于推出了銅互連線技術(shù)，從而解決了發(fā)熱和延遲問題，挽救了摩爾定律。

進入新世紀，2003年晶體管到達90納米節(jié)點時，193納米的DUV及時出手了。

到了2009年，193納米到達極限時，浸沒式的DUV光刻法出現(xiàn)了，使得摩爾定律從45納米起多延續(xù)了7代，“續(xù)命”到7納米。

此后，光刻再一次遇到障礙，2018年波長13.5納米的極紫外光（簡稱EUV）接過了接力棒，成了5納米及以下工藝的光刻技術(shù)。

2011年，平面MOS場效晶體管的漏電流非常嚴重，造成了極大的耗電，此時立體的鰭式場效晶體管（簡稱FinFET）登場了，它有效地減少了電流泄漏，繼續(xù)延長了摩爾定律的有效性。

就這樣，每次摩爾定律到了危急時刻，人們的潛能就會被激發(fā)出來，發(fā)明出新的技術(shù)，讓摩爾定律獲得新的驗證。

如果我們把摩爾定律分成若干段，每一段都是S曲線。每隔十年左右，它就會遇到一個較大的瓶頸，而這時就會有一個新技術(shù)出現(xiàn)，從而讓摩爾定律突破瓶頸并繼續(xù)獲得驗證。到了下一個十年，原有技術(shù)遇到了新的瓶頸，又會有新技術(shù)來實現(xiàn)突破。S曲線一開始大都平緩低矮，然后突然陡峭上升，這就是新生事物的威力。

與其說摩爾定律是一個定律，不如說是一種信仰。正是這種“不待證明而相信”的信仰，推動著摩爾定律不斷獲得驗證。摩爾定律展示的不是永恒不變的物理定律，而是人的想象力和創(chuàng)造力在不同階段所能達到的極限。

從20世紀60年代初有不到10個元件的小規(guī)模集成電路（簡稱SSI）到1968年之前的有10——500個元件的中規(guī)模集成電路（簡稱MSI），再從1971年之前的有500——20000個元件的大規(guī)模集成電路到1980年有20000——100萬個元件的超大規(guī)模集成電路（簡稱VLSI），直至更大規(guī)模的特大規(guī)模集成電路（簡稱ULSI）。

在摩爾定律的驅(qū)動下，芯片的晶體管數(shù)量不斷攀升。1997年日立公司(Hitachi Limited)的“SH-4”芯片有超過1000萬個晶體管，2006年英特爾的“安騰2”處理器有17.2億個晶體管，2017年高通公司的“Centriq 2400”芯片有180億個晶體管，2022年蘋果發(fā)布的“M1 Ultra”芯片晶體管數(shù)量更是達到了1140億個。

2023年蘋果發(fā)布的M3 芯片搭載 250 億個晶體管，M3 Pro 芯片搭載 370 億個晶體管和一塊 18 核圖形處理器，M3 Max 芯片中的晶體管數(shù)量增加到 920 億個。


超越摩爾定律

如今，面臨摩爾定律的限制，我們將如何看待芯片技術(shù)的未來發(fā)展呢？

首先，處理器核心的數(shù)量正在增加。隨著單核處理器性能提升的速度放緩，芯片設(shè)計者開始增加更多的處理器核心到單個芯片中。這種多核處理器可以并行處理任務(wù)，提高整體性能。AMD的Ryzen系列和英特爾的i9系列處理器就是多核處理器的典型代表。然而，雖然硬件性能得到提升，這種并行計算的架構(gòu)也帶來了新的挑戰(zhàn)，即如何有效地編寫軟件以利用這些并行的硬件資源。在這個領(lǐng)域，我們已經(jīng)看到了一些重要的發(fā)展，比如CUDA和OpenMP等并行計算的編程模型和工具，它們?yōu)槌绦騿T提供了有效利用多核處理器的方式。

其次，3D集成電路的技術(shù)正在嶄露頭角。傳統(tǒng)的芯片設(shè)計是平面的，但現(xiàn)在的技術(shù)越來越能夠支持垂直堆疊電路，形成3D集成電路。比如，臺積電和三星已經(jīng)商用了堆疊的3D NAND閃存技術(shù)。通過在垂直方向上堆疊電路，可以顯著提高芯片的密度和性能，同時減少能耗。然而，3D集成電路的生產(chǎn)過程復雜，需要解決散熱問題，以及通過電路層間連接（通孔）的設(shè)計和制造問題。這些挑戰(zhàn)需要我們在材料科學、熱力學和電氣工程等多個領(lǐng)域進行突破。

再者，新材料和制程技術(shù)的研發(fā)也在全力進行中。例如，硅已經(jīng)逐漸接近其物理極限，研究者正在尋找新的半導體材料（如碳納米管和石墨烯）以替代或補充硅。在這方面，IBM的研究團隊在2014年就已經(jīng)展示了一款基于碳納米管的計算機芯片原型。而新的制程技術(shù)，如極紫外（EUV）光刻也正在被用于制造更小尺寸的晶體管。荷蘭的ASML公司在這一領(lǐng)域是領(lǐng)軍者，其EUV光刻機已被全球許多領(lǐng)先的半導體制造商所采用。

此外，量子計算和神經(jīng)形態(tài)計算也是未來計算技術(shù)的重要方向。量子計算利用量子力學的特性（如疊加和糾纏）來進行信息處理，它有潛力在某些問題上超越傳統(tǒng)計算機的性能。谷歌、IBM和微軟等科技巨頭都在量子計算領(lǐng)域投入了大量的研發(fā)資源，短期內(nèi)可能不會商用，但其在未來可能帶來的顛覆性變革已經(jīng)引起了全世界的關(guān)注。而神經(jīng)形態(tài)計算則試圖模仿人腦的工作機制，其設(shè)計更加類似于大腦的神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)，這使得它們在處理模式識別和學習任務(wù)時能更有效地使用能源。IBM的TrueNorth芯片和Intel的Loihi芯片都是神經(jīng)形態(tài)芯片的代表。

然而，所有這些新技術(shù)的發(fā)展都面臨著各種挑戰(zhàn)。新的計算模型需要新的編程語言和工具，新的材料和制程技術(shù)需要解決可靠性和制造問題，新的芯片架構(gòu)需要解決熱管理和電源管理問題，新的系統(tǒng)設(shè)計需要解決兼容性和集成性問題。這些挑戰(zhàn)需要我們在多個領(lǐng)域進行突破，包括計算機科學、電氣工程、物理、材料科學、生物學等。