時至今日，芯片制程工藝已經(jīng)發(fā)展到3納米了，再往下發(fā)展基本上到物理極限了。

起初，制程工藝都是以晶體管柵極長度來命名的，比如柵極長度是90納米，那就命名為90納米制程工藝。后來，隨著技術(shù)進步越來越慢，有些代工廠商開始不按套路出牌，在命名規(guī)則上開始放水，緊接著，其他代工廠商也被迫跟著放水。因此，現(xiàn)在所謂的5納米芯片制程工藝實際上晶體管柵極長度遠大于5納米。例如三星14納米制程工藝的晶體管柵極長度相當于標準30納米，臺積電16納米制程工藝相當于標準33納米，而英特爾14納米制程工藝則相當于24納米。

從2020年初開始，全球半導體先進制程之戰(zhàn)火花四射。從華為和蘋果打響7nm旗艦手機芯片第一炮開始，7nm芯片產(chǎn)品已是百花齊放之勢，5nm芯片也將在下半年正式首秀。這些逐漸縮小的芯片制程數(shù)字，正是全球電子產(chǎn)品整體性能不斷進化的核心驅(qū)動力。

通往更先進制程的道路猶如攀登高峰，極高的技術(shù)難度和研發(fā)成本將大多數(shù)芯片選手攔在半山腰，目前全球唯有臺積電、英特爾、三星還在向峰頂沖刺。

在集成電路光刻技術(shù)的發(fā)展階段，所謂的物理極限其實就是光的波長限制，所以科學家們所做的工作主要是不斷降低用于曝光的光線的波長。通過這種方法，不斷提高光刻分辨率，分辨率高了，同樣大小的硅晶圓上，可以生產(chǎn)更多的芯片。

那么，芯片發(fā)展的過去、現(xiàn)狀和未來是怎樣的呢？

芯片制程發(fā)展階段：

2001年：芯片制程工藝是130nm。

2004年：90nm的元年。

2012年：制程工藝發(fā)展到22nm，此時聯(lián)電、聯(lián)發(fā)科、格芯等很多廠家可以達到22nm的半導體制程工藝。

2015年：芯片制成發(fā)展的一個分水嶺，進入14nm時代。

2017年：步入10nm時代，英特爾停在了10nm，i5和i7處理器由于良率問題而遲遲無法交貨。

2018年：7nm來臨，英特爾至今無法突破，而美國另一家芯片代工巨頭“格芯”，也是在7納米處倒下的。

2019年：6nm開始量產(chǎn)。

2020年：制程開始進入5nm時代，進入更難的5nm，只有三星和臺積電生存下來了。

2021年：臺積電3nm制程風險量產(chǎn)。

2022年：臺積電內(nèi)部將2nm芯片提上日程。



5nm芯片的現(xiàn)狀

蘋果公司于2020年10月發(fā)布了“iPhone 12”系列，搭載的是采用5nm工藝的全球首個A14仿生芯片。這款SoC的晶體管數(shù)量達到118億個，比A13多大約40%。同一時期，華為海思也發(fā)布了搭載5nm麒麟9000的Mate 40 Pro。

但是隨著半導體技術(shù)逐漸接近物理瓶頸，晶體管尺寸的微縮越來越難。5nm的手機芯片的表現(xiàn)似乎并不盡人意，不僅在性能提升有限，功耗也面臨“翻車”。

廠商為追求更低的成本，用更小面積的芯片承載更多的晶體管，看似是達成制程越先進、芯片性能越好、功耗越低。但實際情況更復雜，有的廠商通過增加核心、也有通過設(shè)計更復雜的電路，無論是增加核心還是設(shè)計更復雜的電路，都需要面對功耗激增的問題，兩者之間又需要尋找新方法進行平衡。

另外，5nm芯片的成本極高。昂貴的設(shè)備和工藝成本，推動了芯片價格的上漲。這是無法避免的。正如2018年的時候，臺積電官方表示，預計在5nm工藝上總共投資了250億美元，其中5nm芯片設(shè)計成本將增至4.76億美元。

也就是說，設(shè)計一款A14或者麒麟5nm芯片，總成本可能高達近5億美元。

2nm已經(jīng)開始研發(fā)

幾十年來，半導體行業(yè)進步的背后存在著一條金科玉律，即摩爾定律。摩爾定律表明：每隔 18~24 個月，集成電路上可容納的元器件數(shù)目便會增加一倍，芯片的性能也會隨之翻一番。

然而，在摩爾定律放緩甚至失效的今天，全球幾大半導體公司依舊在拼命廝殺，希望率先拿下制造工藝布局的制高點。臺積電5nm已經(jīng)量產(chǎn)，3nm預計2022年量產(chǎn)，2nm研發(fā)已經(jīng)取得重大突破。

有別于3nm與5nm采用鰭式場效晶體管（FinFET）架構(gòu)，臺積電2nm改采全新的多橋通道場效晶體管（MBCFET）架構(gòu)，研發(fā)進度超前。

根據(jù)臺積電近年來整個先進制程的布局，業(yè)界估計，臺積電2nm將在2023下半年推出，有助于其未來持續(xù)拿下蘋果、輝達等大廠先進制程大單。


芯片制程的極限是幾納米?

我們都知道，摩爾定律為芯片產(chǎn)業(yè)的發(fā)展指明了道路和奮斗目標，芯片制程的演化，從微米、亞微米、深亞微米，到193nm、157nm、90nm，再到最近幾年的12nm、7nm、4nm，都在按照摩爾定律演進。

但這一切總要有個頭吧！芯片制程的物理和工程極限究竟在哪里？1nm是摩爾定律的盡頭？

在FUTURE SUMMITS 2022大會上，世界上最先進的半導體研究公司IMEC（比利時微電子中心），在峰會上展示了最新的芯片制程路線圖。

從路線圖來看，要達到1nm制程，還得6年，而到了2036年，芯片制程可能會突破到0.2nm。

但是臺積電近幾年來的先進制程升級換代，從產(chǎn)品的實際表現(xiàn)來看，高昂的代價并沒能完美實現(xiàn)預期中的效果?；蛟S臺積電現(xiàn)在很可能已經(jīng)觸碰到了資本投入和技術(shù)實現(xiàn)之間的一個瓶頸。

摩爾定律的效應(yīng)逼近極限，從制程進步中獲得芯片性能提升的難度和成本越來越高。這令3D封裝等前沿封裝技術(shù)成為提升復雜芯片性能的重要途徑，封測行業(yè)未來有可能會往更加技術(shù)密集的方向轉(zhuǎn)變。


1nm是摩爾定律的盡頭？

在我們目前的認知中，芯片制程代表著芯片的性能和功耗。而廠商也往往以先進制程作為關(guān)鍵宣傳點。一直以來，芯片的迭代進化被一個叫「摩爾定律」的預言控制著。它的提出者是英特爾公司的創(chuàng)始人之一戈登·摩爾。早在1965年，摩爾就預言：單位平方英寸上晶體管的數(shù)目每隔18～24個月就將翻一番。

后來人們發(fā)現(xiàn)無論是芯片的演化速度還是計算機的進步迭代，都和摩爾這個預言驚人地一致。比如我們今天說的芯片制程的演化，從微米、亞微米、深亞微米，到193nm、157nm、90nm，再到最近幾年的12nm、7nm、4nm，都在按照摩爾57年前說的這段預言演進。

可以說，摩爾定律為芯片產(chǎn)業(yè)的發(fā)展指明了道路和奮斗目標。不過，摩爾定律一路走過來并不是沒有受到挑戰(zhàn)。

如今，隨著5G、AI等技術(shù)的發(fā)展，我們迎來了一個數(shù)據(jù)洪流時代。但是摩爾定律本質(zhì)上來說，是依據(jù)馮·諾依曼架構(gòu)提出的，而該架構(gòu)對于海量數(shù)據(jù)，尤其是不規(guī)則的海量數(shù)據(jù)處理，存在著先天短板。

因而，從這個方面來看，無論是摩爾定律，還是以x86為基礎(chǔ)的馮·諾依曼架構(gòu)，都會隨著人類社會的發(fā)展以及數(shù)據(jù)量的不斷攀升，最終失效。

實際上，早在2015年時，摩爾就預言，摩爾定律將在十年內(nèi)走到盡頭。也就是說，再過3年，摩爾定律即將失效。如果2025年之前確實如此，那真是「摩爾正確預言了摩爾預言的失敗」。

實際上，目前業(yè)界對于摩爾定律的極限和摩爾本人的看法一致：2024年摩爾定律將走到盡頭。


造成摩爾定律失效的三大原因

就拿芯片產(chǎn)業(yè)來說，如今的芯片制程工藝已經(jīng)到了4nm，但是大部分從業(yè)人員認為，摩爾定律到了5nm的制程工藝時，已經(jīng)在逐漸失效。為什么敢于如此斷言？有如下原因：


一、芯片制程越先進，發(fā)熱量越大

第一，隨著在同樣面積的晶圓中集成的晶體管數(shù)量越來越多，產(chǎn)生的熱量也會越來越大。

要理解這個問題，我們先來簡單說一下芯片的構(gòu)造。提到芯片，我們往往會提到IC，這個IC其實翻譯過來就是集成電路的意思，半導體集成電路，就是指的芯片。而我們說的高通驍龍8等芯片，其實就是指的是芯片中的SoC芯片。學術(shù)一點說，是一種把電路小型化，并制造在一塊半導體晶圓上的一種具有特殊功能的微型電路。

芯片的制造過程簡約來說有三個步驟，分別是設(shè)計、制作和封裝，設(shè)計和制作的難度最大，無論是蘋果還是華為的芯片，都是自己設(shè)計，然后交由臺積電進行代工制作，而三星是目前全球唯一一家可以既自己設(shè)計芯片，也有工廠可以自己生產(chǎn)的廠商。

衡量芯片生產(chǎn)的核心指標有兩個：一是硅晶圓尺寸，二是晶圓的工藝節(jié)點，即制程。硅晶圓尺寸是越大越好，而晶圓的工藝節(jié)點卻相反，則越小越好。由于篇幅有限，我們這里主要來說說芯片的工藝制程。

所謂制程，指的是硅晶圓上所能蝕刻的最小尺寸，也叫柵長。越先進的工藝，制程就越小，一塊硅晶圓所能生產(chǎn)的晶體管就越多，處理器的功能就越強，運算效率也越高。

如果大家回顧一下電子產(chǎn)業(yè)的發(fā)展，就會發(fā)現(xiàn)有一個奇怪的現(xiàn)象：電子設(shè)備越來越小、性能卻越來越好。這背后最主要的功臣之一，就是芯片制程的進步。

不過，這背后也是有代價的。當芯片制程工藝越來越小時，里面電子的運算速度就會越來越快，芯片發(fā)熱就會越嚴重。而發(fā)熱不但對芯片的性能影響很大，還會縮短芯片的壽命。這種現(xiàn)象早在20世紀初，在芯片制程工藝突破90nm制程時，傳統(tǒng)的芯片發(fā)熱方案就已經(jīng)不管用了。

但是，摩爾定律不能停啊。于是，芯片廠商重新對芯片內(nèi)部的電路重新調(diào)整：既然大家伙聚在一起容易「鬧事」（發(fā)熱），那索性就把你們隔開。于是，從2004年開始，就有了所謂的四核、八核等多核處理器，比如說將原來一個4000兆赫的內(nèi)核，分成四個1000兆赫的內(nèi)核。



二、量子隧穿效應(yīng)

即便在俄羅斯，也不能無線套娃啊。這就涉及到了第二個原因：量子隧穿效應(yīng)。

通過前面的敘述，我們都知道了芯片上有無數(shù)個晶體管。作為芯片的核心，無論是基于摩爾定律下的內(nèi)卷要求，還是電子設(shè)備小型化的需要，晶體管都需要越做越小。因為只有這樣，一塊芯片上能夠容納的晶體管才能隨之增加，性能也才能同比提高。但是這也是有極限的，這個極限就是1nm。

當芯片制程達到1nm時，就會產(chǎn)生一種叫做量子隧穿的效應(yīng)（業(yè)界俗稱「漏電」）。這就是摩爾定律失效的第二個原因。為了理解這個效應(yīng)，你可以把芯片想象成水庫。在傳統(tǒng)力學層面，只要水壩比水平面高，水就不會流出去。但是，當一塊晶圓上所承載的晶體管達到一個臨界值（也就是1nm制程）時，就會進入量子狀態(tài)，水庫的水就會沸騰起來，這時候就會有部分浪花濺出。具體到芯片上來，就是電子從一個晶體管跑向另一個晶體管而不受控制，就會讓晶體管完全失效。

實際上，在芯片制程進入7nm時，這種電子擊穿效應(yīng)就越來越明顯了，表現(xiàn)在如今的手機上就是，發(fā)熱問題越來越嚴重，各大手機廠商都在將「散熱」作為一大賣點。



三、終端設(shè)備對于低能耗的要求越來越高

對于如今的智能手機來說，在藍牙、WiFi連接、GPS、感知觸摸、指紋識別等后臺功能越來越多時；2K 高清屏、120Hz 刷新屏等高能耗的配置，在內(nèi)卷的趨勢下成為手機的標配時；在因為疫情讓人們對手機的依賴加重造成用機時間大幅增加等情況下，「續(xù)航尿崩」成為一個急需解決的問題。

此外，相比于20世紀80年代的臺式電腦和筆記本電腦來說，使用芯片的差別僅僅在于內(nèi)核數(shù)量的差別而已，對于能耗的要求并不高。而如今，無論是筆記本電腦，還是智能手機，都在向輕薄便攜方向發(fā)展，加上可穿戴設(shè)備的流行，使得如今芯片在高性能之外，最大的要求就是低能耗。

這就是摩爾定律遇到的第三個挑戰(zhàn)，終端設(shè)備對于芯片能耗的要求越來越高，但是由于量子隧穿效應(yīng)的存在，芯片制程越先進，發(fā)熱就越不受控制。

那么，這樣看來，問題無解了？

也不是。



未來芯片的發(fā)展

所謂「制造材料者制造技術(shù)」，回顧整個芯片的發(fā)展歷程，其實也是芯片制造材料逐漸優(yōu)化迭代的過程。

從第一代半導體材料的以硅和鍺為主，到鍺被硅全面取代，再到以砷化鎵（GaAs）、磷化銦（InP）為代表的第二代半導體材料大量出現(xiàn)，實際上，不僅可以讓沙子變芯片，也可以有其他材料可以取代。而一旦制造材料重新更換，制約芯片的發(fā)展壁壘，也會消失不見。

2021年5月，臺大、臺積電和麻省理工共同發(fā)布研究成果，首度提出利用半金屬Bi作為二維材料的接觸電極。它不僅能夠大幅降低電阻和提高電流，還能夠有效減少量子隧穿效應(yīng)的影響。

而像碳納米管、納米線以及三維的制造工藝等新器件和新材料，也在進行技術(shù)攻關(guān)，有望進一步解決當前芯片面臨的問題。這表示，摩爾定律或許有一天會暫時失效，但是只要歷史滾滾向前，人類的發(fā)展就不會暫停。