近期，2nm制程技術又有新亮點出現(xiàn)，臺積電依然發(fā)揮著關鍵作用。

綜合：半導體產業(yè)縱橫編輯部

臺積電3nm如期在下半年進入量產，2nm研發(fā)超前部署，除了是臺積電第一個納米片（Nanosheet）的環(huán)繞閘極（GAA）晶體管架構制程，也會是業(yè)界首度采用高數(shù)值孔徑（High-NA）極紫外光（EUV）光刻技術的先進制程節(jié)點，進度可望超前三星和英特爾。

臺積電預計在竹科寶山二期興建Fab 20超大型晶圓廠，將成為2nm生產重鎮(zhèn)。臺積電Fab 20廠區(qū)將分為第一期到第四期、共興建4座12英寸晶圓廠，預計2024年下半年進入風險性試產，2025年進入量產。臺積電2nm將首度采用納米片GAA晶體架構，技術開發(fā)進度符合預期。

臺積電的競爭對手三星電子和英特爾計劃最早在2022年全面部署各自的納米片技術。

作為全球領先的晶圓代工廠，臺積電向新聞媒體簡要介紹過未來幾年的路線圖，臺積電業(yè)務發(fā)展副總裁張凱文表示，該公司還驗證了納米片后續(xù)工藝技術，如CFET（復合FET）。

CFET是納米片技術的演變形式。n型FET和p型FET上下層疊，實現(xiàn)更高的晶體管密度。HPC 應用（如數(shù)據(jù)中心）的能耗對全球變暖有重大影響。臺積電正在尋求新的晶體管架構，以鼓勵降低這種能源消耗。

臺積電近幾年能夠維持強勁成長動能，下半年就算消費性電子需求疲弱，半導體生產鏈進入庫存調整，8月合并營收仍達2181.32億元新臺幣創(chuàng)下歷史新高，對下半年產能滿載深具信心，其中關鍵原因就是先進制程由開發(fā)到量產的時間點均大幅領先競爭同業(yè)，新制程一推出自然就等于是通吃整個市場訂單。

臺積電表示，在過去的15年中一直在研究納米層片晶體管，并建立了堅實的能力。臺積電相信2nm是導入納米片GAA架構晶體管的合適制程，將速度和功率提升一個世代，協(xié)助客戶保持競爭力。

臺積電重申2nm開發(fā)符合進度，預計于2025年量產。在納米層片晶體管和設計技術協(xié)同優(yōu)化（DTCO）的協(xié)助下，臺積電2nm效能和功率優(yōu)勢提升了一個世代。相較于N3E制程，在相同功率下速度提升10%~15%，或在相同速度下功率降低25%~30%。且由于納米片晶體管具有卓越的低Vdd（芯片工作電壓）效能，2nm在正常Vdd及相同的功率下，效能提高了15%，在較低的Vdd（0.55V）下，優(yōu)勢擴大到26%。

臺積電2nm制程能夠持續(xù)推進并領先競爭同業(yè)，另一關鍵在于掌握EUV曝光機產能及技術。臺積電為了積極解決關鍵制程的間距縮小問題，在N7+制程開始利用EUV曝光設備和多重曝刻技術。臺積電將在2024年引進High-NA EUV曝光設備，開發(fā)客戶所需的相關基礎建設結構和曝刻解決方案以支持創(chuàng)新。據(jù)了解，臺積電可望再度領先同業(yè)，在2nm首度采用High-NA EUV技術。

 昂貴的High-NA EUV

ASML宣布去年底及今年都接獲最新一代High-NA極紫外光刻機（EUV），意味ASML在導入 0.55 數(shù)值孔徑High-NA EUV 光刻技術的道路上又邁出了一步。

High-NA EUV 是ASML最新一代光刻設備，雖然ASML未透露下單客戶，但因這項設備被業(yè)界視為做為未來投入GAA技術關鍵光刻設備，預料下單廠商應是臺積電或三星，從臺積電稍早公布資本支出高達400億到440億美元，且首度揭露用于2nm先進制程投資，這也意味臺積電在2nm有重大突破，并下單采購High-NA EUV，投入2nm研發(fā)及試產。

臺積電供應鏈透露，臺積電內部規(guī)劃2nm試產部隊于今年第4季正式成軍，這也意味臺積電在先進制程，不會讓三星有任何超車的機會。

不過據(jù)了解，三星也緊急搶購一臺High-NA EUV，并要ASML直接拉到三星工廠內進行測試，創(chuàng)下ASML首創(chuàng)直接先出貨再客戶廠內測試的首例，顯見二大廠在先進制程競賽超乎想象的激烈。

今年1月，英特爾宣布第一個下單訂購了ASML TWINSCAN EXE:5200光刻機。

TWINSCAN EXE:5200是ASML的高數(shù)值孔徑EUV光刻機，其吞吐量超每小時220片晶圓（wph）。

從路線圖來看，EXE:5200預計最快2024年底投入使用，2025年開始大規(guī)模應用于先進芯片的生產。

事實上，4年前，ASML的第一代高NA（0.55 NA）光刻機EXE:5000，英特爾就是第一個下單的公司。不過當前的7nm、5nm芯片還并非是其生產，而是0.33NA EUV光刻機。

和0.33NA光刻機相比，0.55NA的分辨率從13nm升級到8nm，可以更快更好地曝光更復雜的集成電路圖案，突破0.33NA單次構圖32nm到30nm間距的極限。

外界預計，第一代高NA光刻機EXE:5000會率先用于3nm節(jié)點，至于EXE:5200，按照英特爾的制程路線圖，2025年至少是20A或者18A，也就是5nm和5nm+。

此前，ASML發(fā)言人曾對媒體透露，更高的光刻分辨率將允許芯片縮小1.7倍、同時密度增加2.9倍。未來比3nm更先進的工藝，將極度依賴高NA EUV光刻機。

最后不得不說，英特爾能搶到第一單，除了和ASML一致緊密合作外，當然也是因為“鈔能力”，Gartner分析師Alan Priestley稱，0.55NA下一代EUV光刻機單價將翻番到3億美元（約合19億元人民幣）。

 一臺微波爐，成2nm芯片制造關鍵

一個由科學家改裝的家用微波爐，正在幫助制造下一代手機、電腦和其他電子產品。這項發(fā)明被證明克服了半導體行業(yè)面臨的一個重大挑戰(zhàn)。相關研究結果以“Efficient and stable activation by microwave annealing of nanosheet silicon doped with phosphorus above its solubility limit”為題，發(fā)表在科學期刊《應用物理學快報》（Applied Physics Letters）上。

康奈爾大學材料科學與工程系教授 James Hwang 為該論文的作者之一。

隨著芯片尺寸變得越來越小，要想產生所需的電流，硅必須摻雜或混合更高濃度的磷。如今，半導體制造商正面臨著一個臨界極限，即使用傳統(tǒng)方法來加熱高摻雜材料已經無法生產出性能穩(wěn)定的半導體。

臺積電認為，微波在理論上可以用來激活過量的摻雜劑。但是，就像家用微波爐有時會不均勻地加熱食物一樣，之前的微波退火裝置往往會產生“駐波”（standing waves），從而阻止摻雜劑的一致激活。

為此，臺積電與 Hwang 合作，通過一個改進的微波爐選擇性地控制駐波發(fā)生的位置，從而可以在不過度加熱或損壞硅晶體的前提下，恰到好處地激活摻雜劑。

對此，Hwang 表示：“這一發(fā)現(xiàn)可以用于制造 2025 年前后生產的半導體材料和電子產品。”

Hwang 還說道：“目前，只有少數(shù)企業(yè)在生產 3nm的半導體材料。這種新的微波方法有可能使臺積電和三星電子等芯片制造商將尺寸縮小到2nm?！?/span>

據(jù)介紹，這一突破可能會改變芯片中使用的晶體管的幾何形狀。

20 多年來，為了保證每個芯片上能裝載更多的晶體管，晶體管被制作成像背鰭一樣直立。

近年來，芯片制造商開始試驗一種新的結構，在這種結構下，晶體管可以呈水平堆疊狀。而微波退火使更多摻雜的材料成為可能，這是實現(xiàn)新結構的關鍵。