中商情報(bào)網(wǎng)訊：薄膜沉積設(shè)備通常用于在基底上沉積導(dǎo)體、絕緣體或者半導(dǎo)體等材料膜層，使之具備一定的特殊性能，廣泛應(yīng)用于光伏、半導(dǎo)體等領(lǐng)域的生產(chǎn)制造環(huán)節(jié)。

一、半導(dǎo)體薄膜沉積設(shè)備的發(fā)展現(xiàn)狀

1.薄膜沉積設(shè)備市場規(guī)模

數(shù)據(jù)顯示，全球半導(dǎo)體薄膜沉積設(shè)備市場規(guī)模從2017年的125億美元擴(kuò)大至2020年的172億美元，年復(fù)合增長率為11.2%。預(yù)計(jì)至2022年市場規(guī)?？蛇_(dá)220億美元。

數(shù)據(jù)來源：MaximizeMarketResearch、中商產(chǎn)業(yè)研究院整理

2.半導(dǎo)體薄膜沉積設(shè)備的細(xì)分市場占比

從半導(dǎo)體薄膜沉積設(shè)備的細(xì)分市場上來看，2020年全球半導(dǎo)體薄膜沉積設(shè)備中PECVD、PVD、ALD設(shè)備占比分別為34%、21%和13%。

數(shù)據(jù)來源：中商產(chǎn)業(yè)研究院整理

3.薄膜沉積設(shè)備行業(yè)競爭格局

半導(dǎo)體薄膜沉積設(shè)備行業(yè)基本由AMAT、ASM、Lam、TEL等國際巨頭壟斷。近年來隨著國家對半導(dǎo)體產(chǎn)業(yè)的持續(xù)投入及部分民營企業(yè)的興起，我國半導(dǎo)體制造體系和產(chǎn)業(yè)生態(tài)得以建立和完善。半導(dǎo)體薄膜沉積設(shè)備的國產(chǎn)化率雖然由2016年的5%提升至2020年的8%，但總體占比尤其是中高端產(chǎn)品占比較低。國內(nèi)主要半導(dǎo)體薄膜沉積設(shè)備企業(yè)包括北方華創(chuàng)、中微公司、拓荊科技等。

我國半導(dǎo)體設(shè)備經(jīng)過最近幾年快速發(fā)展，在部分領(lǐng)域已有一定的進(jìn)步，但整體國產(chǎn)設(shè)備特別在核心設(shè)備化上的國產(chǎn)化率仍然較低。

數(shù)據(jù)來源：中商產(chǎn)業(yè)研究院整理

二、半導(dǎo)體薄膜沉積設(shè)備發(fā)展趨勢

1.半導(dǎo)體行業(yè)景氣度帶動設(shè)備需求增長

隨著半導(dǎo)體行業(yè)整體景氣度的提升，全球半導(dǎo)體設(shè)備市場呈現(xiàn)快速增長態(tài)勢，拉動市場對薄膜沉積設(shè)備需求的增加。薄膜沉積設(shè)備行業(yè)一方面長期受益于全球半導(dǎo)體需求增加與產(chǎn)線產(chǎn)能的擴(kuò)充，另一方面受益于技術(shù)演進(jìn)帶來的增長機(jī)遇，包括制程進(jìn)步、多重曝光與3DNAND存儲技術(shù)，全球半導(dǎo)體薄膜沉積設(shè)備市場規(guī)模將因此高速增長。

2.進(jìn)口替代空間巨大

近年來，在國家政策的拉動和支持下，我國半導(dǎo)體產(chǎn)業(yè)快速發(fā)展，整體實(shí)力顯著提升，設(shè)計(jì)、制造能力與國際先進(jìn)水平不斷縮小，但半導(dǎo)體先進(jìn)設(shè)備制造仍然相對薄弱。為推動我國半導(dǎo)體產(chǎn)業(yè)的發(fā)展，國家先后設(shè)立國家重大專項(xiàng)和國家集成電路基金，國家集成電路基金首期募資1387億元，二期募資超過2000億元。伴隨著國家鼓勵(lì)類產(chǎn)業(yè)政策和產(chǎn)業(yè)投資基金不斷的落實(shí)與實(shí)施，本土半導(dǎo)體及其設(shè)備制造業(yè)迎來了前所未有的發(fā)展契機(jī)，而薄膜沉積設(shè)備作為半導(dǎo)體制造的核心設(shè)備，將會迎來巨大的進(jìn)口替代市場空間。

3.薄膜要求提高衍生設(shè)備需求

在晶圓制造過程中，薄膜發(fā)揮著形成導(dǎo)電層或絕緣層、阻擋污染物和雜質(zhì)滲透、提高吸光率、阻擋刻蝕等重要作用。由于芯片的線寬越來越窄、結(jié)構(gòu)越來越復(fù)雜，薄膜性能參數(shù)精細(xì)化要求也隨之提高，如先進(jìn)制程的前段工藝對薄膜均勻性、顆粒數(shù)量控制、金屬污染控制的要求逐步提高，臺階覆蓋能力強(qiáng)、薄膜厚度控制精準(zhǔn)的ALD設(shè)備因此被引入產(chǎn)線。

4.先進(jìn)制程增加導(dǎo)致設(shè)備市場攀升

隨著集成電路制造不斷向更先進(jìn)工藝發(fā)展，單位面積集成的電路規(guī)模不斷擴(kuò)大，芯片內(nèi)部立體結(jié)構(gòu)日趨復(fù)雜，所需要的薄膜層數(shù)越來越多，對絕緣介質(zhì)薄膜、導(dǎo)電金屬薄膜的材料種類和性能參數(shù)不斷提出新的要求。在90nmCMOS工藝大約需要40道薄膜沉積工序。在3nmFinFET工藝產(chǎn)線，則超過100道薄膜沉積工序，涉及的薄膜材料由6種增加到近20種，對于薄膜顆粒的要求也由微米級提高到納米級。只有薄膜沉積設(shè)備的不斷創(chuàng)新和進(jìn)步才能支撐集成電路制造工藝向更小制程發(fā)展。

目前，半導(dǎo)體行業(yè)的薄膜沉積設(shè)備中，PVD設(shè)備與CVD設(shè)備均已初步實(shí)現(xiàn)國產(chǎn)化，而ALD設(shè)備作為先進(jìn)制程所必須的工藝設(shè)備，在大規(guī)模量產(chǎn)方面國內(nèi)廠商尚未形成突破。當(dāng)技術(shù)節(jié)點(diǎn)向14納米甚至更小的方向升級時(shí)，與PVD設(shè)備和CVD設(shè)備相比，ALD設(shè)備的必要性更加凸顯。面對半導(dǎo)體設(shè)備向高精度化與高集成化方向發(fā)展的趨勢，以及國產(chǎn)化進(jìn)程加快的背景下，國產(chǎn)半導(dǎo)體ALD設(shè)備迎來前所未有的發(fā)展契機(jī)。